### 第 7 部門第 4 区分

(19)日本国特許庁(JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号 特表2003-511004 (P2003-511004A)

(43)公表日 平成15年3月18日(2003.3.18)

(51) Int.Cl.<sup>7</sup> H 0 2 M 3/28

7/21

識別記号

FΙ

テーマコート\* (参考)

H 0 2 M 3/28 7/21

F 5H006 A 5H730

審查請求 未請求 予備審查請求 有 (全 30 頁)

(21)出願番号 特願2001-527424(P2001-527424)

(86) (22)出願日 (85)翻訳文提出日 平成12年9月7日(2000.9.7) 平成14年3月25日(2002.3.25)

(86)国際出願番号

PCT/US00/24468

(87)国際公開番号

WO01/024350

(87)国際公開日

平成13年4月5日(2001.4.5)

(31)優先権主張番号 09/405, 372

平成11年9月24日(1999.9.24)

(33)優先權主張国

(32)優先日

米国 (US)

(71)出願人 エリクソン インコーポレイテッド

ERICSSON INC.

アメリカ合衆国 テキサス州 75024, プラノ, エムエス イーブイダブリュー

2-シー-2, レガシー 6300

6300 Legacy, MS EVW 2 -C-2, Plano, TX 75024,

United States of A

merica


(74)代理人 弁理士 大塚 康徳 (外3名)

最終頁に続く

# (54) 【発明の名称】 ブリッジタイプの同期整流用の外部駆動回路

# (57)【要約】

第1及び第2の同期整流器(Q3、Q4)、1次駆動回路(14)、及びトーテムボール・ドライバの対(16、18)を有するブリッジタイプの同期整流回路(20)用の外部駆動回路(21)第1及び第2の同期整流器(Q3、Q4)のタイミング信号は、外部駆動回路(21)から導出される。外部駆動回路(21)は、第1及び第2のスイッチ・ドライバ(22、24)を含んでいる。外部駆動回路(21)へのインタフェースは、第1及び第2のスイッチ・ドライバ(22、24)をトーテムボール・ドライバ(16、18)に接続することにより、同期整流回路(20)により行われる。第1及び第2のスイッチ・ドライバ(22、24)は、同期整流器(Q3、Q4)のオン、オフを容易にすべく適切なときに充分に放電される、回路電流の蓄電を提供する。



【特許請求の範囲】

【請求項1】 1次巻線と第1及び第2の端子を有する2次巻線とを有する 、1次変圧器と、

前記2次巻線の前記第1及び第2の端子に動作可能に接続されている、第1及 び第2の同期整流器と、

前記第1及び第2の同期整流器に電流の流れを提供すべく動作可能に接続され ている、第1及び第2のトーテムポール・ドライバと、

タイミング回路、並びに1次巻線と第1及び第2の端子を含む2次巻線とを有 する変圧器を含んでおり、前記タイミング回路が前記 1 次巻線に動作可能に接続 されている、外部ドライバと、

前記外部ドライバの前記2次巻線の前記第1及び第2の選子にそれぞれ接続さ れた第1及び第2のスイッチ・ドライバを含む、DCレベルシフタと、を備えて

前記DCレベルシフタが前記第1及び第2のトーテムポール・ドライバに接続 されており、それにより前記第1及び第2の同期整流器をオン、オフさせる前記 タイミング信号が、前記DCレベルシフタから前記第1及び第2のトーテムポー ル・ドライバを通って前記第1及び第2の同期登流器に転送されることを特徴と する、ブリッジタイプのDC-DCコンバータ用の同期登流回路。

【讃求項2】 前記第1及び第2の同期整流器がMOSFETであることを 特徴とする請求項1に記載の同期整流回路。

【請求項3】 前記第1のスイッチ・ドライバが、

第1及び第2の端部を有し、回路電流の蓄電をもたらす第1のコンデンサと、 前記第1のコンデンサと並列に接続され、それにより前記第1のコンデンサの 幹爾容量が充分に放電される第1の抵抗と、

前記ゲート駆動変圧器の前記2次巻線に接続された第1のダイオードと、を貸 えており、

それにより前記第1のスイッチ・ドライバが、前記第1の同期整流器をオン、 オフさせる適切なタイミングを提供することを特徴とする請求項 1 に記載のDC レベルシフト回路。

巻線に動作可能に接続されたタイミング回路、並びに1次巻線と第1及び第2の 端子を有する2次巻線とを有する変圧器を含む外部回路と、を有しており、

前記第1のトーテムポール・ドライバに接続された第1のスイッチ・ドライバ

前記第2のトーテムポール・ドライバに接続された第2のスイッチ・ドライバ と、を備えており。

それにより前配第1及び第2の同期整流器をオン、オフさせるタイミング信号 が、前記第1及び第2のスイッチ・ドライバから前記トーテムポール・ドライバ を通って前記第1及び第2の同期整流器に転送されることを特徴とする駆動回路

【請求項12】 第1及び第2の端部を有し、回路電流の蓄電をもたらす第 1のコンデンサと、

前記第1のコンデンサと並列に接続され、それにより前記第1のコンデンサの 静留容量が充分に放置される第1の抵抗と、

前記ゲート駆動変圧器の前記2次巻線に接続された第1のダイオードと、を鑚

それにより前記第1のスイッチ・ドライパが、前記第1の同期整流器をオン、 オフさせる適切なタイミングを提供することを特徴とする請求項11に記載の第 1のスイッチ・ドライバ。

【請求項13】 第1及び第2の端部を有し、回路電流の落電をもたらす第 2のコンデンサと、

前記第2のコンデンサと並列に接続され、それにより前記第2のコンデンサの 静電容量が充分に放電される第2の抵抗と.

前記ゲート駆動変圧器の前記2次巻線に接続された第2のダイオードと、を構

それにより前記第2のスイッチ・ドライバが、前記第2の同期登遠器をオン、 オフさせる適切なタイミングを提供することを特徴とする請求項11に記載の第 2のスイッチ・ドライバ。

【請求項14】 ブリッジタイプの同期整流回路用の駆動回路であって、第

【請求項4】 前配第2の

第1及び第2の蟷部を有し、回路電流の蓄電をもたらす第2のコンデンサと、

・ドライバが

前記第2のコンデンサと並列に接続され、それにより前記第2のコンデンサの 静電容量が充分に放電される第2の抵抗と、

前記ゲート駆動変圧器の前記2次巻線に接続された第2のダイオードと、を値

それにより前記第2のスイッチ・ドライバが、前記第2の同期登流器をオン、 オフさせる適切なタイミングを提供することを特徴とする請求項 1 に記載のDC レベルシフト回路。

【請求項6】 前記第1のトーテムポール・ドライバが、前記第1の同期登 流器のオン、オフを切り換える第1及び第2のスイッチを備えていることを特徴 とする請求項1に記載の同期整流回路。

【請求項6】 前記第2のトーテムポール・ドライバが、前記第2の同期整 流器のオン オフを切り換える第3及び第4のスイッチを備えていることを特徴 とする請求項1に記載の同期整流回路。

【結求項7】 前記第1及び第2のスイッチがMOSFETであることを特 億とする請求項5に記載の第1のトーテムボール・ドライバ。

【請求項8】 前記第3及び第4のスイッチがMOSFETであることを特 後とする請求項6に記載の第2のトーテムボール・ドライバ。

【請求項9】 前記第2のコンデンサの前記第1の端部が前記外部回路の前 記変圧器の前記第1の端子に接続され、それにより前記第2のコンデンサが放電 されて前記第1及び第2の同期整流器がオンにされることを特徴とする請求項4 に記載のDCレベルシフト回路。

【請求項10】 前記第1のコンデンサの前記第1の端部が前記外部回路の 前記変圧器の前記第2の端子に接続され、それにより前記第1のコンデンサが充 **電されて前記第1及び第2の同期整流器がオンにされることを特徴とする請求項** 3に記載のDCレベルシフト回路。

【請求項11】 ブリッジタイプの同期整流回路用の駆動回路であって、第 1及び第2の同期整流器と、第1及び第2のトーテムボール・ドライバと、1次

1及び第2の同期登流器と、1対のトーテムポール・ドライバと、1次巻線に勤 作可能に接続されたタイミング回路、並びに1次巻線と第1及び第2の端子を有 する2次巻線とを有する変圧器を含む外部回路と、を有しており、

第1及び第2の端部を有し、回路電流の雷電をもたらす第1のコンデンサと、 前記第1のコンデンサと並列に接続され、それにより前記第1のコンデンサの静 電容量が充分に放電される第1の抵抗と、前記変圧器の前記2次巻線に接続され た第1のダイオードと、を有し、前記第1のトーテムポール・ドライバに接続さ れた第1のスイッチ・ドライバと、

第1及び第2の端部を有し、回路電流の蓄電をもたらす第2のコンデンサと、 前記第2のコンデンサと並列に接続され、それにより前記第2のコンデンサの群 電容量が充分に放電される第2の抵抗と、前記変圧器の前記2次巻線に接続され た第2のダイオードと、を有し、前記第2のトーテムポール・ドライバに接続さ れた第2のスイッチ・ドライバと、を備えており、

それにより前記第1及び第2の同期整流器をオン、オフさせるタイミング信号 が、前記第1及び第2のスイッチ・ドライバから前記トーテムポール・ドライバ を通って前記第1及び第2の同期整流器に転送されることを特徴とする駆動回路

【請求項15】 1次スイッチの第1の対、及び前記1次スイッチの第1の 対に接続され、それにより前記1次スイッチの第1の対がオン、オフされる1次 スイッチの第2の対と、

1次及び2次巻線を有する1次変圧器と、

前配2次巻線の第1及び第2の端子に動作可能に接続された第1及び第2の同 蜘蛛流器と

前野第1及び第2の同期整流器に雷流ドレインを提供すべく動作可能に接続さ れた第1及び第2のトーテムポール・ドライバと、

タイミング回路、並びに1次巻線と第1及び第2の端子を含む2次巻線とを存 する変圧器を含んでおり、前記タイミング回路が前記1次巻線に動作可能に接続 されている。外部ドライバと、

前記外部ドライバの前記2次巻線の前記第1及び第2の端子にそれぞれ接続さ

れた第1及び第2のスイッチ・ドライ おり

:. DCレベルシフタと、を備えて

前記DCレベルシフタが前記第1及び第2のトーテムボール・ドライバに接続 されており、それにより前記第1及び第2の同期整流器をオン、オフさせる前記 タイミング信号が、前記DCレベルシフタから前記第1及び第2のトーテムポー ル・ドライバを通って前記第1及び第2の同期整流器に転送されることを特徴と する、フルブリッジDC-DCコンパータ用の同期登流回路。

【請求項16】 前記1次スイッチの第1及び第2の対がMOSFETであ ることを特徴とする請求項15に記載の同期整流回路。

【請求項17】 前記1次変圧器の前記1次巻線が、

前記1次変圧器に接続された1次スイッチの対と、

センタータップと、

前記センタータップに接続された1次コンデンサと、を備えており、

それにより前記 1次スイッチの対が、ブッシュブル・トポロジーに適切なタイ ミングを選出することを特徴とする請求項1に記載の問期整流回路。

【請求項18】 前記1次スイッチの対がMOSFETであることを特徴と する請求項 1に記載の同期整流回路。

【請求項19】 1次スイッチの対、第1及び第2の同期登流器、外部駆動 回路、及び出力端子を有する、同期整流回路用の外部駆動回路を使用するDC-DCパワー・コンパータの変化するDC信号を整流する方法であって、

前記第1及び第2の同期登流器のオン、オフのタイミングを提供するために前 記外部駆動回路に変化するDC信号を提供するステップと、

前記タイミング信号を前記外部駆動回路に転送するステップと、

前記外部駆動回路で前記信号を処理するステップと、

処理された信号を前記第1及び第2の同期整流器に提供するステップと、を確 えることを特徴とする方法。

【請求項20】 前記外部駆動回路で前記信号を処理する前記ステップが、 前記問期整流器をオン、オフさせるのに適切な電圧を提供するためにコンデンサ を充電するステップ及び放電するステップを含むことを特徴とする請求項19に

### 【発明の詳細な説明】

[0001]

### 技術分野

本発明は、論理集積回路に関し、特に、ブリッジ・タイプの形態に適用可能な 節略化されたDC-DCコンバータの同期整流のための外部駆動回路に関する 。より具体的には、本発明はタイミング回路の複雑度を簡略化する同期整流の技 街を提供する。

[0002]

### 発明の背景


倫理集積同路は、動作周波数が急激に増加する中で使用領圧が低くなっており 、また、システム全体のサイズの小型化が進んでいるため、電源装置をより小型 なものにし、なおかつ、電源モジュールをより高効率にすることが望まれている 。これらのタイプの用途には、効率を改善し出力密度を増加させるために同期整 流が必要となっている。同期登流は、この10年で低電圧の半導体デバイスによ って実現可能な技術に発展し、かなり一般的なものとなっている。

[0003]

同期整流は、回路中の整流素子であるショットキー・ダイオードの代替として のMOSFET等の能動素子を用いる。近年、当業界では自己駆動 (self-drive n) 型の同期法が、5V以下の電圧を出力するためのDC-DCモジュールにおけ る間期整流器を駆動するための好適な方法として広く用いられている。これらの 自己駆動型の手法の多くは、一般に「D. 1 - D」(相補駆動)型機成とよばれ る非常に特殊な構成で用いられるように設計される。これらの型のコンパータで は、最小限の修正で、同期登流器を直接駆動するために、2次巻線の電源変圧器 信号が望ましい形状およびタイミングを有する。

ハードスイッチのハーフブリッジ(HB)整流器、フルブリッジ(FB)整流 器等の構成、および、ブッシュブル構成において、変圧器電圧は、認識されうる 0 電圧区間を有し、これは自己駆動型の同期整流の実現には望ましくないものと なる。変圧器電圧を用いて同期整流器を駆動すると、フリーホイール (free whe

記載の方法。



【請求項22】 前記外部駆動回路で前記信号を処理する前記ステップが、 ダイオードを用いて電流経路を方向付けることを含むことを特徴とする請求項1 9に記載の方法。

elling)状態での影響のある部分に対する問期整流器に用いられるMOSFET のアンチパラレル寄生ダイオードの導通を生じる。これは、モジュールの効率に 悪影響を与えるものであり、望ましくない。結果として、これらの回路構成によ る外部駆動回路を用いることが必要である。これらの実施においては、フリーホ イール状態の期間中で好ましいゲート駆動信号を供給するために、共振リセット 間隔が調整される。したがって、外部駆動の実現は多くの場合、同期整流のため の良い解決策となりうる。しかし、従来の外部駆動型の同期登流は、複雑度、コ ストの両方の面で問題がある。

従来より、ブリッジ型同期登流DC-DCコンバータの外部駆動回路は、セン タータップ・ゲート・ドライブ、必要に応じてタイミング信号を反転させる集積 回路を備え、周期整流器およびトーテムポール・ドライバを駆動する。このよう な駆動回路のセンタータップは外部端子を必要とし、これによって変圧器のサイ ズが大きくなり、コストも上昇する。ドライバに必要な集積回路は、同期發流回 路を駆動するのに必要な部品が増えるため、コストが上昇するとともに、回路の 信頼性も低下する。したがって、ブリッジ型同期登流のための外部駆動回路を物 理的に小さくし、コストを抑えることが必要である。

[0006]

### 発明の概要

本発明は、ブリッジタイプのトポロジに容易に適応させることができ、特にブ ッシュブル、ハーフ・ブリッジ及びフルブリッジ変換に適応させられる、ブリッ ジタイプの同期整流用の外部駆動回路としての技術的利点を達成するものである

[0007]

1つの実施形態において、DC-DCパワー・コンパータのための同期登流用 外部駆動回路が開示されている。その駆動回路、とりわけDCレベルシフタは、 第1及び第2の周期整済器と第1及び第2のトーテムボール・ドライバとを有す る同期整流回路と共に動作可能に設計されている。駆動回路自体は、第1のトー テムポール・ドライバに接続された第1のスイッチ・ドライバと、第2のトーテ ムポール・ドライバに接続された第2 フチ・ドライバとを含んでいる。第 1 及び第2のスイッチ・ドライバは、第 1 及び第2の同期整流器に対するトーテム・ポール・ドライバによって第 1 及び第2の同期整流器のオン、オフを制御するタイミング信号を転送する。第 1 及び第2のスイッチ・ドライバを利用するこの設計は、従来の駆動回路のセンター・タップ型ゲート・ドライバをなくすことを可能とし、これによりゲート駆動変圧器のサイズを小さくしてコストを低減する

[0008]

第1及び第2のスイッチ・ドライバは、回路電流の蓄電をもたらすコンデンサを構えている。ドライバはまた、コンデンサの静電容量が充分に放電又は流出され得るように、コンデンサと並列に接続された抵抗を含んでいる。その上、第1及び第2のスイッチ・ドライバが同期整流器をオン、オフさせる適切なタイミングを提供することを可能とすべく、変圧器にダイオードが接続されている。第1及び第2のスイッチ・ドライバを有する構成が、従来の駆動回路の集積回路(IC)ドライバをなくすことによってコストのかからない解決策を可能とする。ICドライバは信頼性を低下させる多くの部品を有しているので、第1及び第2のスイッチ・ドライバの簡単な構成は、回路の信頼性を向上させ得る。

[0009]

更に、1次変圧器、1次スイッチの対、第1及び第2の同期整流器、外部駆動回路、及び出力端子を有する、同期整流回路用の外部駆動回路を使用するDC-DCパワー・コンパータの変化するDC信号を整流する方法が開示されている。 該方法は、第1及び第2の同期整流器のオン、オフのタイミングを提供するために外部駆動回路に変化するDC信号を提供するステップと、タイミング信号を外部駆動回路に転送するステップと、外部駆動回路で信号を処理するステップと、処理された信号を第1及び第2の同期整流器に提供するステップとを備えている

[0010]

#### 好適な実施形態の詳細な説明

以下、本発明の回路の構成および対応する方法について説明する。はじめに、

れでQ4がHとなるところであるが、ドライバ2は反転ドライバであるため、Q4のゲート電圧はQ4がオフとなるローレベル(Low)になる。このとき、R3およびC3の端子電圧はネガティブであり、反転したときにQ3がオンになる。Q1がオフになると、ゲート・変圧器は短絡する。C3およびC4の電圧はOとなる。Q3およびQ4はオンとなる。その後、コンバータは、回路10により例示した從来技術の構成によって補償されるフリーホイール(freewhieeling)状態となる。

[0014]

従来の整流回路10においてオンノオフのスイッチングを確実に行うために同期整流器Q3.Q4に必要なタイミングをとる場合、これらの実現もは複雑度、コストの両面で問題がある。第2の変圧器T2の2次巻線のセンタータップは外部端子を要し、回路サイズの増大を招く。これは、コストの増加にもつながる。さらに、第1および第2の同期整流器Q3およびQ4に送るタイミング信号を反転する集積回路ドライバ2は複雑度が高く、多くの構成要素を必要とし、それに伴い信頼性も低下する。そのためにコストはさらに上昇することになる。本発明は商格化された外部駆動回路の構成を提供し、回路複雑度およびコストを低減する。さらに、本発明は、複数のコンバータを並列接続することを容易にする構成を含む他の利点も提供する。

[0015]

とりわけ、本発明は、DCレベルシフタ21の構成を見直すことで、従来の同期整流回路10に比べて複雑皮を低減させ、かつコスト面の問題をも解消する。本発明のDCレベルシフタ21は、図2のハーフブリッジ同期整流回路20に示すように、第1および第2のスイッチ・ドライバ16および18を構える。スイッチ・ドライバ16. 18は、同期整流器Q3,Q4に正確なタイミング信号を供給し、従来技術におけるドライバ2を不要にする。よって、同期整流回路20のコストおよびサイズが低減し、それに伴い回路20の信頼性が向上する。本発明によれば、スイッチ・ドライバ16. 18の電圧の充放電により同期整流器Q3、Q4がオン/オフする。同期整流器Q3に直接接続されている第1のトーテムポール・ドライバ16に必要な信号を送信する第1のスイッチ・ドライバ122

特表2003-511004
同期登流回路の従来技術を説明
後で、本発明の好適な実施形態およびその利点について説明する。

[0011]

なお、特に示さないかぎり、各図で共通する参照符号の構成要素は同一の構成 要素であることを示す。

[0012]

図1は、従来の外部駆動型ハーフブリッジ問期整流回路10を示す図である。回路10は、第1および第2の同期整流器Q3およびQ4を備え、変圧器T1の2次巻線12に接続されるとともに、それぞれ第1および第2のトーテムポール・ドライバ18および16に接続されている。トーテムポール・ドライバ18および16に接続されている。トーテムポール・ドライバ16および18のスイッチQ5.Q6.Q7,Q8は、同期整流器Q3およびQ4として用いられるMOSFETよりも小さいMOSFETであることが好ましい。また、1次側スイッチQ1およびQ2は外部駆動回路14に接続されている。後述するように、第1および第2の同期整流器Q3およびQ4に対するタイミング信号は外部駆動回路14およびDCレベルシフタ21から得られる。外部駆動回路14は第2の変圧器T2は1次巻線および2次巻線(それぞれ第1および第2の端子を備える)を有し、外部駆動回路14で生成されたタイミング信号をDCレベルシフタ21に転送する。2次巻線には第3の端子となるセンタータップが設けられている。

[0013]

外部駆動回路 1 4はさらに、抵抗R 1、R 2とコンデンサC 1、C 2を備え、1次側スイッチQ・1またはQ 2がオンする前に、対応する同期整流器Q 3またはQ 4がオフすることが可能なような遅延を生じさせる。D C レベルシフタ 2 1は、抵抗R 3、R 4 とコンデンサC 3、C 4 を備え、1 次側スイッチQ 1 またはQ 2 がオフした後に、対応する同期整流器Q 3 またはQ 4 がオンすることを可能とするのに必要な遅延を生じさせる。コンデンサC 1に電荷が管積されると、1 次側スイッチQ 1 がオンする。変圧器の1 次側のドット端末点または第2の端子の電圧はハイレベル(hi 如)となる。コンデンサC 4 が第2の変圧器 T 2 の第2 の 増子に接続されており、これによりコンデンサC 4 の電圧はHとなる。通常はこ

によって、同期整流器Q3がオンノオフする。トーテムボール・ドライバ16は高いピーク電流を同期整流器Q3に供給するのに使用されうる。第1のトーテムボール・ドライバ16のnチャネルMOSFET Q6のオン抵抗、および、同期整流器Q3のゲートコンデンサは、1次個スイッチQ1がオフした後に同期整流器Q3がオンすることが可能なように設計される。MOSFET Q6のオン抵抗を選択することで、または、このスイッチと直列に抵抗を配置することで、建延時間を制御することができる。NチャネルMOSFET Q7および同期整流器Q4のゲートコンデンサを有する第2のトーテムボール・ドライバ18も、1次側のスイッチQ2がオフした後に同期整流器Q4がオンすることが可能なように設計される。

[0016]

第1のスイッチ・ドライパ22は、第1のコンデンサC3を備える。このコンデンサC3は、同期整流器Q3のスイッチをオンするために正確なタイミングで放電される回路電流を蓄える。第1の抵抗R3は、第1のコンデンサC3を十分に放電又は流出(discharging or bleeding)することを容易にする。実際にはコンデンサを完全に放電することはできず、そのため、本免明で行われるように、コンデンサを放電するために抵抗が付加される。第1のダイオードD3は、第2の変圧器T2の2次巻線の第2の端子(2)での信号の提動に応じて電流を通過させる。第2のスイッチ・ドライパ24は、第2のコンデンサC4、第2の抵抗R4、第2のダイオードD4を有し、上記した第1のスイッチ・ドライパ22の第1のコンデンサ、第1の抵抗、第2のダイオードと同様に動作する。

[0017]

動作中、1次側のスイッチQ 1がオンすると、第2の変圧器 T 2の2次巻線の 端子(1)での電圧はハイレベルとなる。端子(2)は第1のダイオードD 3に よって接地される。第1のコンデンサ C 4に電荷が蓄積されると、同期整流器 Q 3はオンし、同期整流器 Q 4はオフする。1次側スイッチQ 1がオフすると、端子(1)の電圧は O となる。この期間中に、第2のコンデンサ C 4は、短絡した 巻線を通って同じ電圧に建するまで第1のコンデンサ C 3に放電される。第1のコンデンサ C 3 に放電される。第1のコンデンサ C 3 および第2のコンデンサ C 4 の電圧は、第2のコンデンサ C 4 の

元の電圧の1/2の電圧に等しくなる オンさせるのに十分に高い。このときに、コンパータはフリーホイール状態となる。

### [0018]

この外部駆動回路21の別の利点は、外部駆動回路21を移正することなく、また、同期登流回路20の出力パスを短絡させることなく、複数のコンパータを並列接続することができることである。図1に示した従来の駆動回路は、ロリング・ダイオード (oring diode) なしに並列接続することはできない。さらに、従来技術では、並列接続されたコンパータが同時に動作を開始しない場合には、開始しないコンパータは出力パスを短絡することになる。コンパータが切り扱わらない場合には、ドライパ2への双方の入力がしとなる。これは、ドライパ2の出力が両方ともハイレベルとなり、同期整流器Q3およびQ4の両方がオンしてバスが短絡する、という結果になる。

#### [0019]

本発明において複数のコンパータが並列接続され、コンパータが切り換わらない場合、外部駆動回路の第2の変圧器T2からの信号がなくなり、トーテムポール・ドライパ16,18の両方がオフし、同期整流器Q3およびQ4の両方がオフすることになる。したがって、出力パスは短絡から保護される。本発明の共有回路の有効電流に伴い、並列接続されたコンパータは電流を均等に分配する。

### [0020]

図3は、Q3、Q4のドレインおよびゲートの基本的な電圧波形を示している。ここで、Vccpは1次基準電圧、Ns/Npはゲート変圧器巻数比である。

#### [0021]

以上、ハーフブリッジ整流器に対する本発明の駆動回路の実施形態を示した。 ただし、本発明はフルブリッジ型およびブッシュブル型でも実現可能である。図 4は、フルブリッジ整流器26に対する本発明の駆動回路を示している。図5は 、ブッシュブル整流器32に対する本発明の駆動回路を示している。外部駆動回路21はいずれの形態でも同じ構成のままであり、設計全体が簡略化され、使用 する同期整流技術のコストが低減されていることが理解されよう。

本発明のブリッジ型同期整流DC-DCコンバータの駆動回路を示す図である

# [23]

同期整流器のドレイン、ゲートの電圧波形を示す図である。

### [2]4]

本発明の外部駆動回路を用いたフルブリッジDC-DCコンパータを示す図で ある。

### [図5]

本発明の外部駆動回路を用いたブッシュブル・コンパータを示す図である。

### [0022]

本発明は、1次変圧器、1対の1次スイッチ、第1および第2の同期整流器、外部駆動回路、および出力端子を備える同期整流回路に対する外部駆動回路を用いて、DC-DCコンパータの変動するDC信号を整流する方法も実現する。この方法は、変動するDC信号を外部駆動回路21に供給して、第1および第2の同期整流器Q3およびQ4にオンノオフのタイミングを出力し、そのタイミング信号を外部駆動回路21に転送するステップを有する。本発明の外部駆動回路21は、同期整流器Q3のQ4をオンノオフするために、適当なタイミングで放電される電流を超えるコンデンサC3、C4を用いて信号を処理することになる。そして、信号は、トーテムポール・ドライバ16、18を経由して第1および第2の同期整流器Q3、Q4に供給される。

#### [0023]

この外部駆動回路の方法およびシステムは、同期堅流器Q3,Q4をコスト面で効率よく駆動する利点を提供する。本発明の他の利点は、同期登流回路の物理的なサイズを小さくできることである。さらに本発明の別の利点は、複数のコンパータの並列接続を容易に実現できることである。

### [0024]


以上図示した実施形態により本発明を説明したが、本発明をこれらの実施形態に限定されるように解釈されるべきではない。上述の説明を参照して、本発明の他の実施形態をはじめ、実施形態を組み合わせたさまざまな変形ができることは当業者には明らかであろう。同期整流器Q3、Q4、スイッチQ5、Q6、Q7、Q8は、MOSFETとして示したが、異なる型のFETやスイッチング・デバイスが本発明の使用に好適であることも考えられる。よって、請求の範囲はあらゆる変更または実施形態を包含することを意図するものである。


### 【図面の簡単な説明】


### [図1]


従来のブリッジ型同期整流 D C - D C コンパータの駆動回路を示す図である。 【図2】


# [図1]











[手続補正專] 特許協力条約第349 30.000 拉出来 [提出日] 平成13年10月13日 (2001.10.13)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

(補正方法) 変更

【補正の内容】

【特許請求の範囲】

【請求項1】 タイミング回路、並びに1次巻線と第1及び第2の端子(1 2) を含む2次巻線とを有する変圧器 (T 2) を含んでおり、前記タイミング 回路が前記1次巻線に動作するよう接続されている、外部ドライバ(14)と、

前記外部ドライバ (14) の前記変圧器 (T2) の前記2次巻線の前記第1の 端子及び第2の端子(1、2)にそれぞれ接続された第1のスイッチ・ドライバ 及び第2のスイッチ・ドライバ (22、24) を含む、DCレベルシフタ (21 )と、を備えており、

前記DCレベルシフタ(21)が第1のトーテムポール・ドライバ及び第2の トーテムボール・ドライバ (16、18) に接続されており、それにより第1の 局期發流器及び第2の同期整流器 (Q3、Q4)をオン、オフさせる前記タイミ ング信号が、前記DCレベルシフタ(21)から前記第1のトーテムポール・ド ライバ及び第2のトーテムポール・ドライバ(16、18)を通って前記第1の 周期整流器及び第2の同期整流器(Q3、Q4)に転送されることを特徴とする . ブリッジタイプのDC-DCコンバータ用の同期整流回路(20)。

【請求項2】 前記第1及び第2の同期整流器(Q3、Q4)がMOSFE Tであることを特徴とする請求項1に記載の同期整流回路(20)。

【領求項3】 前記第1のスイッチ・ドライバ(22)が、

第1及び第2の端部を有し、回路電流の蓄電をもたらす第1のコンデンサ(C 3) と.

前記第1のコンデンサ(C3)と並列に接続され、それにより前記第1のコン デンサ (C3) の静電容量が充分に放電される第1の抵抗 (R3) と、

【請求項9】 前記第2のコンデンサ(C4)の前記第1の端部が前記外部 回路の前記変圧器 (T2) の前記第1の端子に接続され、それにより前記第2の コンデンサ (C4) が放電されて前記第1及び第2の同期整流器 (Q4、Q3) がオンにされることを特徴とする請求項4に記載のDCレベルシフト回路(21

【請求項10】 前記第1のコンデンサ (C3) の前記第1の鑑部が前記外 部回路の前記変圧器 (T 1) の前配第2の端子に接続され、それにより前配第1 のコンデンサ(C3)が充電されて前配第1及び第2の同期整流器(Q3、Q4 ) がオンにされることを特徴とする請求項1に記載のDCレベルシフト回路(2 1) .

【請求項11】 ブリッジタイプの同期整流回路(20)用の駆動回路(2 1) であって、第1の同期整流回路及び第2の同期整流器(Q3、Q4)と、第 1のトーテムポール・ドライバ及び第2のトーテムポール・ドライバ(16、1 8) と、を有しており、

前記第1のトーテムポール・ドライバ(16)に接続された第1のスイッチ・ ドライバ(22)と、

前記第2のトーテムポール・ドライバ(18)に接続された第2のスイッチ・ ドライバ (24) と、を備えており、

それにより前記第1の両期登流器及び第2の同期整流器(Q3、Q4)をオン 、オフさせるタイミング信号が、前記第1のスイッチ・ドライバ及び第2のスイ ッチ・ドライバ (22、24) から前記第1のトーテムボール・ドライバ及び前 記第2のトーテム・ポール・ドライバ(16、18)を通って前記第1及び第2 の同期登流器(Q3、Q4)に転送されることを特徴とする駆動回路。

【請求項12】 第1及び第2の蟠郎を有し、回路電流の蓄電をもたらす第 1のコンデンサ (C3) と、

前記集!のコンデンサ (C3) と参列に接続され、それにより前記第1のコン デンサ (C3) の静電容量が充分に放電される第1の抵抗(R3)と、

変圧器(T 2)の2次巻線に接続された第1のダイオード (D 3) と、を備え ており、

特表2003-511004 前記変圧器(T2)の前記2 接続された第1のダイオード (D3) と 、を借えており、

それにより前記第1のスイッチ・ドライバ(22)が、前記第1の同期整流器 (Q4) をオン、オフさせる適切なタイミングを提供することを特徴とする請求 項1に記載のDCレベルシフト回路(21)。

【讀求項4】 前記第2のスイッチ・ドライバ(24)が、

第1及び第2の端部を有し、回路電流の密電をもたらす第2のコンデンサ(C 4) 2.

前記第2のコンデンサ(C4)と並列に接続され、それにより前記第2のコン デンサ (C4) の静電容量が充分に放電される第2の抵抗(R4)と、

前記変圧器 (T 2) の前記2次巻線に接続された第2のダイオード (D 4) と 、を備えており、

それにより前記第2のスイッチ・ドライバ(24)が、前記第2の同期登流器 (Q3)をオン、オフさせる適切なタイミングを提供することを特徴とする請求 項1に記載のDCレベルシフト回路(21)。

【請求項6】 前記第1のトーテムポール・ドライバ(16)が、前記第1 の同期登流器(Q4)のオン、オフを切り換える第1及び第2のスイッチ(Q5 、 a6)を備えていることを特徴とする請求項1に記載の同期登流回路(20)

【請求項6】 前記第2のトーテムボール・ドライバ(18)が、前記第2 の同期整流器(Q3)のオン、オフを切り換える第3及び第4のスイッチ(Q7 、Q8)を備えていることを特徴とする請求項1に記載の同期整流回路(20)

【請求項7】 前記第1及び第2のスイッチ(Q5、Q6)がMOSFET であることを特徴とする請求項5に記載の第1のトーテムポール・ドライバ(1

[請求項8] 前記第3及び第4のスイッチ(Q7、Q8)がMOSFET であることを特徴とする請求項6に記載の第2のトーテムポール・ドライバ(1

それにより前記第1のスイッチ・ドライバ(22)が、前記第1の同期登流器 (Q4) をオン、オフさせる適切なタイミングを提供することを特徴とする請求 項11に記載の第1のスイッチ・ドライバ(22)。

【請求項13】 第1及び第2の端部を有し、回路電流の蓄電をもたらす第 2のコンデンサ(C4)と、

前記第2のコンデンサ (C4) と並列に接続され、それにより前記第2のコン デンサ (C4) の静電容量が充分に放電される第2の抵抗(R4)と、

変圧器 (T2) の2次巻線に接続された第2のダイオード(D4)と、を備え

それにより前配第2のスイッチ・ドライバ(24)が、前記第2の同期登流器 (Q3) をオン、オフさせる適切なタイミングを提供することを特徴とする請求 項11に記載の第2のスイッチ・ドライバ(24)。

【請求項14】 ブリッジタイプの同期整流回路用の駆動回路であって、第 1及び第2の同期整流器と、1対のトーテムポール・ドライバと、1次巻線に助 作するよう接続されたタイミング回路、並びに1次巻線と第1及び第2の端子を 有する2次巻線とを有する変圧器を含む外部回路と、を有しており、

第1及び第2の端部を有し、回路電流の蓄電をもたらす第1のコンデンサと、 前記第1のコンデンサと並列に接続され、それにより前記第1のコンデンサの静 電容量が充分に放電される第1の抵抗と、前記変圧器の前記2次巻線に接続され た第1のダイオードと、を有し、前記第1のトーテムポール・ドライバに接続さ れた第1のスイッチ・ドライバと、

第1及び第2の端部を有し、回路電流の蓄電をもたらす第2のコンデンサと、 前記第2のコンデンサと並列に接続され、それにより前記第2のコンデンサの静 母容量が充分に放棄される第2の抵抗と、前記変圧器の前記2次巻線に接続され た第2のダイオードと、を有し、前記第2のトーテムポール・ドライバに接続さ れた第2のスイッチ・ドライバと、を備えており、

それにより前記第1及び第2の同期整流器をオン、オフさせるタイミング信号 が、前記第1及び第2のスイッチ・ドライバから前記トーテムボール・ドライバ を通って前配第1及び第2の同期整流器に転送されることを特徴とする駆動回路

ることを特徴とする請求項15

)同期整流回路(20)。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

[0010]

同期整流回路を説明し、その後で、本発明の好通な実施形態を説明し、その利 点について検討する。

【請求項15】 1次スイッチの第1の対(Q1)、及び前記1次スイッチの第1の対に接続され、それにより前記1次スイッチの第1の対(Q1)がオン、オフされる1次スイッチの第2の対(Q2)と、

前記1次スイッチの第1の対及び前記1次スイッチの第2の対(Q1、Q2) に動作するよう接続され、1次及び2次巻線を有する1次変圧器(T1)と、

タイミング回路、並びに1次巻線と第1及び第2の端子(1、2)を含む2次 巻線とを有する変圧器(T2)を含んでおり、前記タイミング回路が前記1次巻 線に動作するよう接続されている、外部ドライパ(14)と、

前記外部ドライバ (14) の前記2次巻線の前記第1及び第2の端子 (1、2) にそれぞれ接続された第1のスイッチ・ドライバ及び第2のスイッチ・ドライバ (22、24) を含む、DCレベルシフタ (21) と、を備えており、

前記DCレベルシフタ(2 1)が第1のトーテムボール・ドライバ及び第2のトーテムボール・ドライバ(16、18)に接続されており、それにより前記第1の同期登流器及び第2の同期登流器(Q3、Q4)をオン、オフさせる前記タイミング信号が、前記DCレベルシフタ(2 1)から前記第1及び第2のトーテムボール・ドライバ(16、18)を通って前記第1の同期登流器及び第2の同期登流器(Q3、Q4)に転送されることを特徴とする、フルブリッジDC-DCコンバータ用の同期登流回路(20)。

【請求項16】 前記1次スイッチの第1及び第2の対(Q1、Q2)がM OSFETであることを特徴とする請求項15に記載の同期整流回路(20)。

【請求項17】 前記1次変圧器(T1)の前記1次巻線が、

前記 1 次変圧器 (T1) に接続された 1 次スイッチの対(Q3、Q4)と、センタータップと、

前記センタータップに接続された1次コンデンサ(Co)と、を備えており、それにより前記1次スイッチの対(Q3、Q4)が、ブッシュプル・トポロジーに適切なタイミングを導出することを特徴とする請求項15に記載の同期整流回路。

【請求項18】 前記1次スイッチの対 (Q3、Q4) がMOSFETであ

## フロントページの続き


EP(AT, BE, CH, CY, (81) 指定国 DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA(BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, GM, K E, LS, MW, MZ, SD, SL, SZ, TZ, UG , ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, C N, CU, CZ, DE, DK, EE, ES, FI, GB , GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, L C. LK. LR. LS. LT. LU. LV. MD. MG , MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, T J, TM, TR, TT, UA, UG, UZ, VN, YU , ZA, ZW


- (72) 発明者 ザング. ジュン アメリカ合衆国 テキサス州 75040, ガ ーランド, ヴァレー クリーク ドライ ブ 1817
- (72) 発明者 ハート, ウィリアム
  アメリカ合衆国 テキサス州 75081,
  プラノ, ルドウィグ キャッスル ウェ
  イ 7700
- Fターム(参考) 5H006 CA04 CB07 CC02 CC08 5H730 AA14 AA15 BB25 BB26 BB27 8B57 DD04 EE03 EE08 EE13 EE19 FF18

# 【国際調査報告】

	INTERNATIONAL SEARCH N	EIUKI	inter nai Appi	ication No
			PCT/US 00/	/24468
A C: 4851E	CATION OF SUBJECT MATTER			
IPC 7	CATION OF SUBJECT MATTER H02M3/335			
	International Patent Classification (IPC) or to both netional classification	n and IPG		
B. FIELDS				··
IPC 7	cumunitation searched (dassification system followed by classification : H02M	symboles)		
110 /	1021			
		<del></del>		
Documental	ion searched other than minimum documentation to the extent that such	n documents are inc	IEOSO IN IDE DEIOS SE	Siched
' 				
Electronic de	see consulted during the international search (same of data base	and, where practica	d search lerms used	)
EPU-111	ternal, WPI Data			
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT			
Category *	Ctation of document, with indication, where appropriate, of the releva	and passages		Relevant to claim No.
Cargo,				
	US 5 880 939 A (SARDAT PIERRE)			1-4,
A	9 March 1999 (1999-03-09)			11-16
x	the whole document			19-22
,				
Α	US 5 907 481 A (SVAERDSJOE CLAES)			1-22
•	25 May 1999 (1999-05-25)		:	
<b>!</b>	the whole document			
1	<del></del>			
ł				•
İ				
l	·			
1				
				,
}				
Furt	her documents are fished in the continuation of box C.	X Patent famili	y members are ustea	in annex.
<u> </u>				<del></del>
		<ul> <li>tater document p: or priority date a</li> </ul>	iblished after the linte not not in conflict with	rradional filing date the application but
"A" chocume	ent defining the general state of the lan which is not dered to be of particular relevance	died to understa	end the principle or th	eary underlying the
'E' earler	document but published on or after the international X	" nocument of Dags	CUBI relevance: The C	camed invention
ping t	tatio ant which may throw doubts on priority clasin(s) or	cannot be considered involve an invent	tered novel or cannot tive step when the do	l be considered to cument is taken alone
which	is cred to excludes and publication cate of entities or other special reason (as specified)	decument of pasti	cular relevances the o	
Or about	ent referring to an oral disclosure, use, exhibition or	document is con	LIDIUS AND OUR OL WA	ore other such docu-
	preams and published prior to the intermetional filling date but	in the art	DANGG IBUR DO VORENING	us to a person stone
latter C	han the promy date claimed 'a		of the same patent	
Case of the	actual completion of the international search	Date of mailing o	the international se	erch report
	·	4 4		
1	4 December 2000	22/12/	2000	
Name and	mailing address of the ISA	Authorized office	)	
1.2	European Patent Office, P.B. 5018 Patentisun 2			
}	Nt. ~ 2250 HV RISNIK Tet (+31-70) 340-2040, Tx. 31 651 epe ml.	Thisse	. s	
1	Fam 1.21 700 240-2016	:111.226	, •	

Form PCT/ISA/Z10 (second sheet) (July 1992)





...ormation on patent family members

Inter nat Application No PCT/US 00/24468

Patent document caled in search report		Publication date	Patent tarrity member(s)		date
US 5880939	A	09-03-1999	FR EP	2753317 A 0829949 A	13-03-1998 18-03-1998
US 5907481	A	25-05-1999	AU EP WO	9768398 A 1034612 A 9923747 A	24-05-1999 13-09-2000 14-05-1999

Home PCTASA210 (patent raming arrang plusy 1502)